芯片架构 · RISC-V MPU P0
异构多核架构，支持 Linux 与实时任务并发运行，集成 HSM 安全子系统、uNPU 神经网络加速器与 FFT/CORDIC 算法加速器，支持千兆以太网与 DDR4/LPDDR4-1600 高速接口。
NUCLEI · MPU-P0 · DIE FLOORPLANAXI / AHB INTERCONNECT
计算 存储 加速器 安全 高速接口 视频图像 通用外设 模拟
计算域规格
| 计算域 | 位宽/频率 | 特性 | 本地存储 | 定位 |
|---|---|---|---|---|
| CPU0 · N300 实时核 | 32bit · 200MHz | DSP / FPU | ILM 64K / DLM 64K · I$ 32K / D$ 32K | 实时控制 |
| CPU1 Cluster · UX900 ×2 | 64bit · 400MHz ×2 | MMU | I$ 32K / D$ 32K | Linux 应用 |
| CPU2 Cluster · UX900 ×2 + VPU | 64bit · 400MHz ×2 | MMU / 128b VPU | ILM 32K / DLM 32K · I$ 32K / D$ 32K | AI / 信号处理 |
外设与接口清单驱动状态标注了平台代码生成的支持程度
| 外设 | 数量 | 说明 | 驱动状态 |
|---|---|---|---|
| GPIO | ×169 | 169 个通用 IO | 平台模板 |
| USART | ×13 | 13 个串口 | 平台模板 |
| QSPI | ×7 | 7 个 QSPI | 平台模板 |
| I2C | ×4 | 4 个 I2C | 平台模板 |
| I3C | ×1 | 1 个 I3C 主接口 | 待接入 |
| XKAN | ×3 | 3 个 CAN 类工业总线接口 | 待接入 |
| SAI | ×4 | 4 个音频接口 | 待接入 |
| SDIO | ×2 | 2 个主从 SDIO | 待接入 |
| TIMER | ×16 | 16 个 32bit 高级定时器 + 2 WWDG + 1 IWDG + RTC | 平台模板 |
| ADC | ×1 | 12bit 高速 ADC，29 通道 | 平台模板 |
| DAC | ×1 | 12bit DAC，含比较器与运放 | 待接入 |
| Ethernet 1G | ×1 | 千兆以太网 + 百兆以太网各 1 路 | 官方驱动 |
| USB 2.0 | ×1 | USB 1.1/2.0 控制器 + PHY | 官方驱动 |
| DDR4/LPDDR4 | ×1 | DDR4/LPDDR4-1600 接口 | 官方驱动 |
| DISP | ×1 | 显示屏接口 | 待接入 |
| DCMI | ×1 | 数字摄像头接口 | 待接入 |
| G2D | ×1 | 2D 图像加速器 | 待接入 |
| JPEG | ×1 | JPEG 编解码器 | 待接入 |
AI 讲解
N300 实时核（CPU0）
32 位 RISC-V 内核，主频 200MHz，带 DSP 与 FPU。配有 64KB ILM/DLM 紧耦合内存与 32KB I/D Cache。ILM/DLM 访问延迟确定，适合中断服务与实时控制回路；典型用法是跑裸机或 RTOS，负责电机控制、传感器采样和与 Linux 核的核间通信。
依据：数据手册 · 多核处理器
依据：Nuclei SDK · N300 支持包
封装与环境
FCBGA484 / LQFP176
-40°C ~ +85°C
数据来源：《RISC-V MPU 芯片 P0 简介 v1.0》。点击版图任意模块可查看讲解。